DP-965 PCT

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-264047

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl. 6

證別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 19/086

19/013

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号

特顏平6-49270

(22)出願日

平成6年(1994)3月18日

(71) 出額人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(71) 出顧人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 古藤 友彦

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 弁理士 恩田 博宣


(54) 【発明の名称】 ECL回路

(57)【要約】

【目的】差動増幅回路のトランジスタの飽和による動作 速度の低下を招くことなく、出力信号の振幅を大きくで きるECL回路を提供する。

【構成】ECL回路1はレベルシフト回路11、差動増 幅回路12、エミッタフォロア回路13及びPMOSト ランジスタ2, 3からなる。回路13はエミッタフォロ アトランジスタQ4, Q6を備える。トランジスタQ4 のベースはトランジスタQ1のコレクタに接続され、エ ミッタに出力端子14が接続されている。トランジスタ Q6のベースはトランジスタQ2のコレクタに接続さ れ、エミッタに出力端子15が接続されている。トラン ジスタ2のソース及びドレインは電源VCC及び出力端子 14に接続され、ゲートは出力端子15に接続されてい る。PMOSトランジスタ3のソース及びドレインは電 源VCC及び出力端子15に接続され、ゲートは出力端子 14に接続されている。

本発明を具体化した一貫無例を示す甘助圏



2

【特許請求の範囲】

【請求項1】 エミッタカップルトランジスタを構成す る第1のトランジスタ(Q1)のコレクタと第2のトラ ンジスタ(Q2)のコレクタに高電位電源(VCC)を供 給するとともにエミッタは定電流源(Q3,R3)を介 して低電位電源 (VEE) に接続し、前配第1のトランジ スタ(Q1)のベースに入力信号(VI)を入力すると ともに該第2のトランジスタ (Q2) のベースに基準電 圧信号(Vref2)を入力した差動増幅回路(12)と、 前記高電位電源(VCC)と低電位電源(VEE)との間に 10 直列に接続されたNPNトランジスタよりなるエミッタ フォロアトランジスタ(Q4,Q6)と定電流源とから なり、前記第1及び第2のトランジスタ (Q1, Q2) の一方のトランジスタのコレクタを前記エミッタフォロ アトランジスタ(Q4,Q6)のベースに接続し、同ト ランジスタ(Q4,Q6)のエミッタに接続された出力 端子(14, 15)から出力信号を出力するエミッタフ オロア回路(13)と、

ソース及びドレインが前記高電位電源 (VCC) 及び前記 出力端子にそれぞれ接続され、かつ、ゲートには前記エ 20 ミッタフォロアトランジスタへの出力とは逆相の出力を なす前記差動増幅回路 (12) の出力が入力される PM OSトランジスタ(2, 3)とを備えるECL回路。

【請求項2】 前記エミッタフォロア回路(13)は、 前記第1のトランジスタ(Q1)のコレクタにベースが 接続され、かつ、そのエミッタに接続された第1の出力 端子(14)から出力信号を出力する第1のエミッタフ オロアトランジスタ (Q4) と、

前記第2のトランジスタのコレクタにベースが接続さ れ、かつ、そのエミッタに接続された第2の出力端子 (15)から出力信号を出力する第2のエミッタフォロ アトランジスタ(Q6)とを備え、

前記第1及び第2の出力端子(14, 15)に対して設 けられた第1及び第2のPMOSトランジスタ (2, 3) と、

前記第1のPMOSトランジスタ(2)のソース及びド レインは前記高電位電源 (VCC) 及び前記第1の出力端 子(14)にそれぞれ接続され、かつ、ゲートは前記第 2の出力端子(15)に接続されていることと、

前記第2のPMOSトランジスタ (3) のソース及びド 40 レインは前記高電位電源 (VCC) 及び前記第2の出力端 子(15)にそれぞれ接続され、かつ、ゲートは前記第 1の出力端子(14)に接続されていることとからなる 請求項1に記載のECL回路。

【請求項3】 前記第1及び第2のPMOSトランジス タ(2, 3)と前記高電位電源(VCC)との間には、第 1及び第2のPMOSトランジスタ (2, 3) に供給す る電流を制限するためのPMOSトランジスタ(8,

9) が接続され、電流制限用のPMOSトランジスタ

れている請求項2に記載のECL回路。

【請求項4】 前記エミッタフォロア回路(13)は、 前記第1のトランジスタ(Q1)のコレクタにベースが 接続され、かつ、そのエミッタに接続された第1の出力 端子(14)から出力信号を出力する第1のエミッタフ オロアトランジスタ (Q4) と、

前記第2のトランジスタのコレクタにベースが接続さ れ、かつ、そのエミッタに接続された第2の出力端子 (15)から出力信号を出力する第2のエミッタフォロ アトランジスタ(Q6)とを備え、

前記第1及び第2の出力端子(14, 15) に対して設 けられた第3及び第4のPMOSトランジスタ (5、 6) と、

前記第3のPMOSトランジスタ(5)のソース及びド レインは前記高電位電源 (VCC) 及び前記第1の出力端 子(14)にそれぞれ接続され、かつ、ゲートは前記第 2のトランジスタ(Q2)のコレクタに接続されている ことと、

前記第4のPMOSトランジスタ(6)のソース及びド レインは前記高電位電源 (VCC) 及び前記第2の出力端 子(15)にそれぞれ接続され、かつ、ゲートは前記第 1のトランジスタ(Q1)のコレクタに接続されている こととからなる請求項1に記載のECL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はECL(エミッタカップ ルドロジック)回路に関する。近年、半導体集積回路に は動作の高速化が要求されている。この要求に対し、B i-CMOS技術などの重要度は高くなり、依然として バイポーラトランジスタを含むECL回路の性能向上は 重要な課題となっている。特に、ECL回路の次段に接 続される回路がBi-CMOS回路である場合、この回 路への入力信号の振幅が小さくなると、回路の動作が遅 くなり、遅延時間が増大してしまう。

[0002]

【従来の技術】図5には従来のECL回路の一例が示さ れている。ECL回路10はレベルシフト回路11、差 動増幅回路12及びエミッタフォロア回路13で構成さ れている。

【0003】シフト回路11は、高電位電源VCC (0 V) と低電位電源VEEとの間に直列に接続されたNPN トランジスタQ8及び定電流源からなる。この定電流源 はNPNトランジスタQ9及び抵抗R4からなる。トラ ンジスタQ3のベースには定電圧Vref1が入力されてい る。トランジスタQ8のベースにはECL論理の入力信 号Vinが入力され、トランジスタQ8はそのエミッタか ら入力信号Vinからベース・エミッタ間電圧VBEだけ電 圧レベルの低い信号VIを出力する。

【0004】差動増幅回路12は、エミッタ結合された (8, 9) のゲートは前記低電位電源 (VEE) に接続さ 50 第1及び第2のNPNトランジスタQ1、Q2と、各ト

ランジスタQ1, Q2のコレクタを電源VCCに接続する 抵抗R1, R2と、両トランジスタQ1, Q2のエミッ タを電源VEEに接続する定電流源とで構成されている。 定電流源はNPNトランジスタQ3及び抵抗R3からな る。トランジスタQ1のベースは前記トランジスタQ8 のエミッタに接続され、同ベースには信号VIが入力さ れている。トランジスタQ2のベースには基準電圧信号 Vref2が入力されている。又、トランジスタQ3のベー スには前記定電圧Vref1が入力されている。

【0005】エミッタフォロア回路13は、前記トラン 10 ジスタQ1のコレクタにベースが接続され、コレクタが 電源VCCに接続されたNPNトランジスタよりなる第1 のエミッタフォロアトランジスタQ4、トランジスタQ 4のエミッタを電源VEEに接続する定電流源を備えてい る。この定電流源はNPNトトランジスタQ5と抵抗R 5とからなる。また、エミッタフォロア回路13は前記 トランジスタQ2のコレクタにベースが接続され、コレ クタが高電位電源VCCに接続されたNPNトランジスタ よりなる第2のエミッタフォロアトランジスタQ6、ト ランジスタQ6のエミッタを電源VEEに接続する定電流 20 源を備えている。この定電流源はNPNトランジスタQ 7と抵抗R6とからなる。トランジスタQ4, Q6のエ ミッタには逆相の信号を出力する第1及び第2の出力端 子14, 15が接続されている。又、トランジスタQ 5, Q7のベースには前記定電圧Vref1が入力されてい る。

【0006】従って、入力信号VIが基準電圧信号Vre f2より低い電圧(Lレベル)から高い電圧(Hレベル) に切り替わる時には、トランジスタQ1がオンしトラン ジスタQ2がオフする。そのため、トランジスタQ1の コレクタ電圧がHレベル(高論理電圧)からLレベル (低論理電圧) へと切り換わるとともに、トランジスタ Q2のコレクタ電圧がLレベルからHレベルへと切り換 わる。これにより、トランジスタQ4のベース電位は低 くなり、出力端子14からはLレベルの信号が出力され る。一方、トランジスタQ6のベース電位は高くなり、 出力端子15からHレベルの信号が出力される。

【0007】又、入力信号VIがHレベルからLレベル に切り替わる時には、トランジスタQ1がオフしトラン ジスタQ2がオンする。そのため、トランジスタQ1の コレクタ電圧がLレベルからHレベルへと切り換わると ともに、トランジスタQ2のコレクタ電圧がHレベルか らしレベルへと切り換わる。これにより、トランジスタ Q4のベース電位は高くなり、出力端子14からはHレ ベルの信号が出力される。一方、トランジスタQ6のベ -ス電位は低くなり、出力端子15からLレベルの信号 が出力される。

【0008】このとき、トランジスタQ1, Q2のオン 状態における抵抗R1, R2での電圧降下を2Vとし、

を0.8 Vとする。すると、Hレベルの出力信号は図2 に破線で示すように、電源VCCよりもトランジスタQ 4, Q6のベース・エミッタ間電圧VRFだけ低い-O. 8 Vとなり、 L レベルの出力信号はそれよりもさらに 2 V低いー2.8Vとなる。従って、出力信号の振幅は抵 抗R1, R2における電圧降下の値で決定される。 [0009]

【発明が解決しようとする課題】上記のECL回路10 において、出力信号の振幅を大きくするために、抵抗R 1, R2の抵抗値を大きく設定し、抵抗R1, R2での 電圧降下を大きくすることが考えられる。ところが、抵 抗R1, R2の電圧降下を大きく設定して、トランジス タQ1のコレクタ電圧がそのベース電圧よりも低くなり 過ぎると、トランジスタQ1が飽和してしまう。それに より、ECL回路10の急激な動作速度の低下が生じて しまい、出力振幅の最大値には限界があった。

【0010】本発明は上記問題点を解決するためになさ れたものであり、その目的は、差動増幅回路のトランジ スタの飽和による動作速度の低下を招くことなく、出力 信号の振幅を大きくできるECL回路を提供することに ある。

[0011]

【課題を解決するための手段】上記目的を達成するた め、第1の発明では、エミッタカップルトランジスタを 構成する第1のトランジスタのコレクタと第2のトラン ジスタのコレクタに高電位電源を供給するとともにエミ ッタは電流源を介して低電位電源に接続し、第1のトラ ンジスタのベースに入力信号を入力するとともに該第2 のトランジスタのベースに基準電圧信号を入力した差動 増幅回路と、高電位電源と低電位電源との間に直列に接 続されたNPNトランジスタよりなるエミッタフォロア トランジスタと電流源とからなり、第1及び第2のトラ ンジスタの一方のトランジスタのコレクタをエミッタフ オロアトランジスタのベースに接続し、同トランジスタ のエミッタに接続された出力端子から出力信号を出力す るエミッタフォロア回路と、ソース及びドレインが高電 位電源及び出力端子にそれぞれ接続され、かつ、ゲート にはエミッタフォロアトランジスタへの出力とは逆相の 出力をなす差動増幅回路の出力が入力されるPMOSト ランジスタとを設けた。

【0012】第2の発明では、エミッタフォロア回路 は、第1のトランジスタのコレクタにベースが接続さ れ、かつ、そのエミッタに接続された第1の出力端子か ら出力信号を出力する第1のエミッタフォロアトランジ スタと、第2のトランジスタのコレクタにベースが接続 され、かつ、そのエミッタに接続された第2の出力端子 から出力信号を出力する第2のエミッタフォロアトラン ジスタとを備えている。そして、第1及び第2の出力端 子に対して第1及び第2のPMOSトランジスタが設け トランジスタQ4, Q6のベース・エミッタ間電圧 V_{RE} 50 られている。第1のPMOSトランジスタのソース及び

ドレインは高電位電源及び第1の出力端子にそれぞれ接 続され、かつ、ゲートは第2の出力端子に接続されてい る。第2のPMOSトランジスタのソース及びドレイン は高電位電源及び第2の出力端子にそれぞれ接続され、 かつ、ゲートは第1の出力端子に接続されている。

【0013】第3の発明では、第1及び第2のPMOS トランジスタと高電位電源との間には、第1及び第2の PMOSトランジスタに供給する電流を制限するための PMOSトランジスタが接続され、電流制限用のPMO Sトランジスタのゲートは低電位電源に接続されてい

【0014】第4の発明では、エミッタフォロア回路 は、第1のトランジスタのコレクタにベースが接続さ れ、かつ、そのエミッタに接続された第1の出力端子か ら出力信号を出力する第1のエミッタフォロアトランジ スタと、第2のトランジスタのコレクタにベースが接続 され、かつ、そのエミッタに接続された第2の出力端子 から出力信号を出力する第2のエミッタフォロアトラン ジスタとを備えている。そして、第1及び第2の出力端 子に対して第3及び第4のPMOSトランジスタが設け 20 られている。第3のPMOSトランジスタのソース及び ドレインは高電位電源及び第1の出力端子にそれぞれ接 続され、かつ、ゲートは第2のトランジスタのコレクタ に接続されている。第4のPMOSトランジスタのソー ス及びドレインは高電位電源及び第2の出力端子にそれ ぞれ接続され、かつ、ゲートは第1のトランジスタのコ レクタに接続されている。

[0015]

【作用】第1の発明では、出力端子が高電位側レベルを 出力する際、PMOSトランジスタはエミッタフォロア トランジスタへの出力とは逆相の出力によってオンされ るため、出力が高電位電源にプルアップされる。逆に出 力端子が低電位側レベルを出力する際、PMOSトラン ジスタはエミッタフォロアトランジスタへの出力とは逆 相の出力によってオフされるため、低電位側レベルは維 持される。その結果、出力振幅が大きくなる。

【0016】第2の発明では、第1及び第2のエミッタ フォロアトランジスタによって第1及び第2のPMOS トランジスタが制御されるので、第1及び第2のPMO Sトランジスタのスイッチング速度が高速化される。

【0017】第3の発明では、電流制限用のPMOSト ランジスタによって第1及び第2のPMOSトランジス タに供給する電流が制限されることにより、第1及び第 2のPMOSトランジスタの見かけ上のしきい値電圧が 低下する。そのため、第1及び第2の出力端子の高電位 側の出力によって第1及び第2のPMOSトランジスタ が確実にオフし、低電位側の出力に高電位電源の影響が 及ばなくなり、低電位側の出力が安定する。

【0018】第4の発明では、第3及び第4のPMOS

高電位電源のレベルになる。そのため、第3及び第4の PMOSトランジスタのしきい値電圧の絶対値が小さく ても、第3及び第4のPMOSトランジスタは確実にオ フし、低電位側の出力に高電位電源の影響が及ばなくな り、低電位側の出力が安定する。

[0019]

【実施例】以下、本発明を具体化した一実施例を第1, 2 図に従って説明する。尚、説明の便宜上、図5と同様 の構成については符号を同一にしてその説明を一部省略 10 する。

【0020】図1には本実施例のECL回路1が示され ている。ECL回路1はレベルシフト回路11、差動増 幅回路12及びエミッタフォロア回路13及びエミッタ フォロア回路13の出力端子14,15に対して設けら れた第1及び第2のPMOSトランジスタ2,3で構成 されている。トランジスタ2、3は駆動能力の高いもの が使用されている。

【0021】トランジスタ2のソース及びドレインは電 源VCC及び出力端子14にそれぞれ接続されている。ト ランジスタ2のゲートは出力端子14 (トランジスタQ 4への出力と同相)とは逆相の信号を出力する出力端子 15 (トランジスタQ6への出力と同相) に接続されて いる。トランジスタ3のソース及びドレインは電源VCC 及び出力端子15にそれぞれ接続されている。トランジ スタ3のゲートは出力端子15とは逆相の信号を出力す る出力端子14に接続されている。

【0022】従って、入力信号VIが基準電圧信号Vre f2より低い電圧 (Lレベル) から高い電圧 (Hレベル) に切り替わる時には、トランジスタQ1がオンしトラン ジスタQ2がオフする。そのため、トランジスタQ1の コレクタ電圧がHレベル(髙論理電圧)からLレベル (低論理電圧) へと切り換わるとともに、トランジスタ Q2のコレクタ電圧がLレベルからHレベルへと切り換 わる。これにより、トランジスタQ4のベース電位は低 くなり、出力端子14からはLレベルの信号が出力され る。一方、トランジスタQ6のベース電位は高くなり、 出力端子15からHレベルの信号が出力される。

【0023】このとき、トランジスタ3は負荷駆動能力 の高いトランジスタQ4に接続された出力端子14のL レベルの信号によって速やかにオンされるため、出力端 子15は電源VCCにプルアップされる。一方、トランジ スタ2は出力端子15のHレベルの信号によってオフさ れるため、出力端子14のLレベルの出力は維持され る。また、トランジスタ2は出力端子15のHレベルの 出力によってオフしているが、出力端子15が電源VCC にプルアップされるため、トランジスタ2のオフ状態が 深まり、電源VCCから出力端子14のLレベルへの影響 を及ぼさなくできる。

【0024】又、入力信号VIがHレベルからLレベル トランジスタのゲートに入力される高電位側のレベルは 50 に切り替わる時には、トランジスタQ1がオフしトラン

ジスタQ2がオンする。そのため、トランジスタQ1の コレクタ電圧がLレベルからHレベルへと切り換わると ともに、トランジスタQ2のコレクタ電圧がHレベルか らLレベルへと切り換わる。これにより、トランジスタ Q4のベース電位は高くなり、出力端子14からはHレ ベルの信号が出力される。一方、トランジスタQ6のベ ース電位は低くなり、出力端子15からLレベルの信号 が出力される。

【0025】このとき、トランジスタ2は負荷駆動能力 の高いトランジスタQ6に接続された出力端子15のL レベルの信号によって速やかにオンされるため、出力端 子14は電源VCCにプルアップされる。一方、トランジ スタ3は出力端子14のHレベルの信号によってオフさ れるため、出力端子15のLレベルの出力は維持され る。また、トランジスタ3は出力端子14のHレベルの 出力によってオフしているが、出力端子14が電源VCC にプルアップされるため、トランジスタ3のオフ状態が 深まり、電源VCCから出力端子15のLレベルへの影響 を及ぼさなくできる。

【0026】さて、トランジスタQ1, Q2のオン状態 20 における抵抗R1, R2での電圧降下を2Vとし、トラ ンジスタQ4, Q6のベース・エミッタ間電圧VBEを 0.8 Vとする。すると、トランジスタ2,3がない場 合のHレベルの出力信号は図2に破線で示すように、ト ランジスタQ4、Q6のベース・エミッタ間電圧VBEだ け低い-0.8 Vとなる。ところが、トランジスタ2, 3によってHレベルの出力信号は図2に実線で示すよう に電源VCCにプルアップされる。そのため、出力信号の 振幅を大きくすることができる。

【0027】また、本実施例では負荷駆動能力の高いエ 30 ミッタフォロア回路13の出力てトランジスタ2,3を 制御しているので、トランジスタ2, 3のスイッチング 速度を高速化することができる。

【0028】さらに、本実施例では差動増幅回路12の 抵抗R1, R2での電圧降下の値を変更していないの で、トランジスタQ1のコレクタ電圧がそのベース電圧 よりも低くなり過ぎたりすることはなく、トランジスタ Q1が飽和することはなく、動作速度を維持できる。

【0029】図3には別の実施例のECL回路4が示さ れている。このECL回路4にはエミッタフォロア回路 40 13の出力端子14, 15に対して第3及び第4のPM OSトランジスタ5, 6が設けられている。トランジス **タ5,6のしきい値電圧の絶対値は小さく設定されてい**

【0030】トランジスタ5のソース及びドレインは電 源VCC及び出力端子14にそれぞれ接続されている。ト ランジスタ5のゲートは出力端子14(トランジスタQ 4への出力と同相)とは逆相の信号を出力する差動増幅 回路12のトランジスタQ2のコレクタ(トランジスタ Q6への出力と同相)に接続されている。トランジスタ 50

6のソース及びドレインは電源VCC及び出力端子15に それぞれ接続されている。トランジスタ6のゲートは出 力端子15(トランジスタQ6への出力と同相)とは逆 相の信号を出力する差動増幅回路12のトランジスタQ 1のコレクタ(トランジスタQ4への出力と同相)に接 続されている。

【0031】このECL回路4も前記ECL回路1と同 様の作用効果がある。また、このECL回路4ではPM OSトランジスタ5、6に入力するHレベルが電源VCC のレベルとなるため、トランジスタ5, 6のしきい値電 圧の絶対値が小さくても、トランジスタ5.6を確実に オフさせて、電源VCCから出力端子14,15のLレベ ルへの影響を及ぼさなくできる。

【0032】図4にはさらに別の実施例のECL回路7 が示されている。このECL回路7は前記ECL回路1 におけるトランジスタ2, 3と電源VCCとの間には、ト ランジスタ2, 3に供給する電流を制限する電流制限用 のPMOSトランジスタ8, 9が接続されている。

【0033】このトランジスタ8、9のゲートは電源V EEに接続され、電源VEEによって常時オンしている。ト ランジスタ8,9にはサイズの小さいものが使用されて おり、電源VCCからトランジスタ2、3に供給する電流 を制限することによって、トランジスタ2, 3のソース 電圧を電源VCCから若干低くするようにしている。 従っ て、電源VCCを基準としたトランジスタ2,3の見かけ 上のしきい値電圧は低下(しきい値電圧の絶対値は大き くなる)する。

【0034】このECL回路7も前記ECL回路1と同 様の作用効果がある。また、このECL回路7では出力 端子14, 15のHレベルの出力によってトランジスタ 2, 3を確実にオフさせて、電源VCCから出力端子1 4, 15のLレベルへの影響を及ぼさなくできる。 [0035]

【発明の効果】以上詳述したように、第1の発明は、E CL回路を飽和させることなく、出力信号の振幅を大き くすることができる。

【0036】第2の発明は、第1及び第2のPMOSト ランジスタのスイッチング速度を髙速化することができ る。第3の発明は、低電位側の出力を安定させることが できる。

【0037】第4の発明は、第3及び第4のPMOSト ランジスタのしきい値電圧の絶対値が小さくても、第3 及び第4のPMOSトランジスタを確実にオフさせて低 電位側の出力を安定させることができる。

【図面の簡単な説明】

【図1】本発明を具体化した一実施例を示す回路図であ

【図2】図1のECL回路の出力信号の振幅及び従来の ECL回路の出力信号の振幅を示す波形図である。

【図3】別の実施例を示す回路図である。

9

【図4】別の実施例を示す回路図である。


【図5】従来例を示す回路図である。

【符号の説明】

- 2, 3 第1及び第2のPMOSトランジスタ
- 5, 6 第3及び第4のPMOSトランジスタ
- 8,9 電流制限用のPMOSトランジスタ
- 12 差動增幅回路
- 13 エミッタフォロア回路
- 14 第1の出力端子
- 15 第2の出力端子

【図1】

【図3】



(6)

特開平 7-264047

10

- Q1, Q2 第1及び第2の (NPN) トランジスタ
- Q3 定電源源を構成するNPNトランジスタ
- Q4, Q6 第1及び第2のエミッタフォロアトランジ


スタ

- R3 定電流源を構成する抵抗
- VCC 高電位電源
- VEE 低電位電源
- VI 入力信号
- Vref2 基準電圧信号

10

【図2】

図1のECL回路の出力信号の振幅及び 健来のECL回路の出力信号の振幅を示す途形図



【図4】

#0₹##€₹↑₽₩₽

11 12 13 (0♥)

12 13 (0♥)

14 (0♥)

15 (0♥)

16 (0♥)

17 (0♥)

18 (0♥)

18 (0♥)

【図5】

現金量を二十日政策

